15 Prozent schneller oder 30 Prozent sparsamer: Auch TSMC setzt künftig auf GAA-Transistoren. Zudem gibt es konfigurierbare 3-nm-Verfahren.

TSMC hat die N2-Fertigung angekündigt: So heißt verkürzt der neue Fertigungsprozess, der ab dem zweiten Halbjahr 2025 einsatzbereit sein soll und EUV-Belichtung mit GAA-Transistoren auf Basis von Nanosheets vereint. Davor sind mit N3E, N3P und N3X gleich drei 3-nm-Verfahren mit klassischen Finfets sowie variablen Finflex-Zellen geplant.

Verglichen mit der N3(E)-Fertigung soll N2 eine 10 bis 15 Prozent höhere Performance bei identischer Leistungsaufnahme erreichen oder aber bei gleicher Geschwindigkeit zwischen 25 und 30 Prozent sparsamer sein. Die Transistordichte steigt um 10 Prozent, wobei TSMC sich hier auf eine 50/30/20-Mischung aus Logik, SRAM und Analog bezieht.