ISSCC: CPU-Caches lernen Platz und Strom zu sparen

14. Februar 2007, 15:29 |  0 Kommentare

Einen Teil ihrer Rechenleistung ziehen moderne Prozessorarchitekturen aus ihrem integrierten und sehr schnellen Pufferspeicher. Diese Caches bestehen fast immer aus SRAM-Zellen, die jeweils aus sechs Transistoren aufgebaut sind (6T-SRAM). Der Flächenbedarf von 6T-SRAM ist recht hoch, die "On-Die"-Caches okkupieren mittlerweile einen erheblichen, manchmal sogar den größten Teil der gesamten Siliziumfläche aktueller Prozessoren. Deshalb tragen Caches ganz wesentlich zu den Energieverlusten und Kos ...



Autor schreiben




Kurze URL:


Bewertung: 0.0/5 (0 Stimmen)


Ähnliche News:
ISSCC: Wie IBM und AMD Energie sparen


Weitere News:
Razr 60 und 60 Ultra: Motorola bringt neue Flip-Smartphones ab 800 Euro
AT&T: Wechsel von Nokia zu Ericsson hat besseres FWA-Netz gebracht
Prorussische Hacker attackieren Deutschland
Github: Forscher macht aus gelöschten Dateien 64.000 US-Dollar
USA will Strafe gegen Meta und Apple nicht tolerieren
AMD kündigt Pressekonferenz zur Computex an
Google meldet stark gestiegene Nutzerzahl bei Gemini
DeepSeek: BMW integriert chinesische KI in neue Autos
OpenAI ermöglicht nun auch Bildgenerierung per API
Discord: Kommunikationsplattform mit neuem CEO


Einen Kommentar schreiben

Du willst nicht als "Gast" schreiben? Logg Dich Hier ein.

Code:

Code neuladen

Kommentare
(0)

Bitte bleibe sachlich und fair in deinen Äußerungen. Sollte dein Kommentar nicht sofort erscheinen, ist er in der Warteschlange gelandet und wird meist zeitnah freigeschaltet.



Kommentare:

Du hast bereits für diesen Kommentar abgestimmt...

;-)


© by Ress Design Group, 2001 - 2025